ordena_bg

produktuak

Jatorrizko XQR17V16CC44V Spot Stock FPGA eremu programagarria ate-matrize logikoa Ic txip zirkuitu integratuak

deskribapen laburra:


Produktuaren xehetasuna

Produktuen etiketak

Zehaztapenak  
Memoria Kategoria PROM
Dentsitatea 16777 kbit
Hitz kopurua 2000 k
Hitz bakoitzeko bits 8 bit
Pakete mota ZERAMIKA, LCC-44
Pinak 44
Familia Logikoa CMOS
Hornidura Tentsioa 3,3V
Funtzionamendu-tenperatura -55 eta 125 C (-67 eta 257 F)

Xilinx-ek dentsitate handiko QPro™ XQR17V16 serieko erradiazio gogortutako QML konfigurazio PROM-ak aurkezten ditu, Xilinx FPGA konfigurazio-bit-stream handiak gordetzeko metodo errenta eta erabilerraza eskaintzen dutenak.XQR17V16CC44V 3.3V-ko gailu bat da, 16 Mb-ko biltegiratze-ahalmena duena eta seriean edo byte zabalean funtziona dezake.XQR17V16 gailuaren arkitekturaren bloke-diagrama sinplifikatzeko.

FPGA Master Serial moduan dagoenean, PROM gidatzen duen konfigurazio erloju bat sortzen du.Erlojuaren goranzko ertzaren ondoren sarbide denbora laburra, datuak FPGA DIN pinera konektatuta dagoen PROM DATA irteerako pinean agertzen dira.FPGAk erloju-pultsu kopuru egokia sortzen du konfigurazioa osatzeko.Behin konfiguratuta, PROM desgaitzen du.FPGA esklabo serie moduan dagoenean, PROM eta FPGA biak sarrerako seinale baten bidez erlojuatu behar dira.

FPGA Master SelectMAP moduan dagoenean, PROM eta FPGA gidatzen dituen konfigurazio-erlojua sortzen du.CCLK goranzko ertzaren ondoren, datuak PROMs DATA (D0-D7) pinetan eskuragarri daude.Datuak FPGAn sartuko dira CCLKren hurrengo goranzko ertzean.FPGA Slave SelectMAP moduan dagoenean, PROM eta FPGA biak sarrerako seinale baten bidez erlojuatu behar dira.Freerunning osziladore bat erabil daiteke CCLK gidatzeko.Hainbat gailu kateatu daitezke CEO irteera erabiliz hurrengo gailuaren CE sarrera gidatzeko.Kate honetako PROM guztien erloju-sarrerak eta DATA-irteerak elkarri lotuta daude.Gailu guztiak bateragarriak dira eta familiako beste kide batzuekin kaskatu egin daitezke.Gailuak programatzeko, Xilinx ISE Foundation edo ISE WebPACK softwareak FPGA diseinu-fitxategia Hex formatu estandar batean konpilatzen du, eta gero PROM programatzaile komertzialei transferitzen zaie.

Ezaugarriak
• Latch-Up immunitatea LET > 120 MeV/cm2/mg
• 50 kRad(Si)-ko TID bermatua 1019.5 zehaztapen bakoitzeko
• Substratu Epitaxialaren gainean egina
• 16Mbit biltegiratze ahalmena
• Bermatutako funtzionamendua militarren tenperatura-tarte osoan: –55 °C eta +125 °C artean
• Aldi baterako programagarria (OTP) irakurtzeko soilik den memoria Xilinx FPGA gailuen konfigurazio-bitstreamak gordetzeko diseinatua.
• Konfigurazio bikoitzeko moduak
♦ Serieko konfigurazioa (33 Mb/s-ra arte)
♦ Paraleloa (264 Mb/s 33 MHz-ra arte)
• Xilinx QPro FPGAetarako interfaze sinplea
• Cascadable bit-korronte luzeagoak edo anitz gordetzeko
• Berrezartzeko polaritatea programagarria (Altua edo Baxua aktiboa) FPGA soluzio ezberdinekin bateragarri izateko
• Potentzia baxuko CMOS ate flotagarriaren prozesua
• 3,3V-ko hornidura-tentsioa
• Zeramikazko CK44 paketeetan eskuragarri(1)
• Programatzaileen fabrikatzaile nagusien programazio laguntza
• Diseinatzeko laguntza ISE Foundation edo ISE WebPACK software paketeak erabiliz
• 20 urteko bizitzako datuen atxikipena bermatuta
Programazioa
Gailuak Xilinx-ek edo hirugarrenen saltzaile kualifikatuek hornitutako programatzaileetan programatu daitezke.Erabiltzaileak ziurtatu behar du programazio-algoritmo egokia eta programatzaile-softwarearen azken bertsioa erabiltzen direla.Aukera okerrak gailua betiko kaltetu dezake.
Deskribapena
• Latch-Up immunitatea LET > 120 MeV/cm2/mg
• 50 kRad(Si)-ko TID bermatua 1019.5 zehaztapen bakoitzeko
• Substratu Epitaxialaren gainean egina
• 16Mbit biltegiratze ahalmena
• Bermatutako funtzionamendua militarren tenperatura-tarte osoan: –55 °C eta +125 °C artean
• Aldi baterako programagarria (OTP) irakurtzeko soilik den memoria Xilinx FPGA gailuen konfigurazio-bitstreamak gordetzeko diseinatua.
• Konfigurazio bikoitzeko moduak
♦ Serieko konfigurazioa (33 Mb/s-ra arte)
♦ Paraleloa (264 Mb/s 33 MHz-ra arte)
• Xilinx QPro FPGAetarako interfaze sinplea
• Cascadable bit-korronte luzeagoak edo anitz gordetzeko
• Berrezartzeko polaritatea programagarria (aktibo altua edo aktiboa
Baxua) FPGA soluzio ezberdinekin bateragarri izateko
• Potentzia baxuko CMOS ate flotagarriaren prozesua
• 3,3V-ko hornidura-tentsioa
• Zeramikazko CK44 paketeetan eskuragarri(1)
• Programazio-laguntza programatzaile nagusiaren eskutik
fabrikatzaileak
• Diseinatzeko laguntza ISE Fundazioa edo ISE erabiliz
WebPACK software paketeak
• 20 urteko bizitzako datuen atxikipena bermatuta


  • Aurrekoa:
  • Hurrengoa:

  • Idatzi zure mezua hemen eta bidali iezaguzu