Jatorrizko XC18V04VQG44C Spot Stock FPGA eremu programagarria ate-matrize logikoa IC txip zirkuitu integratuak

Produktuaren ezaugarriak

Dokumentuak eta komunikabideak

Ingurumenaren eta esportazioen sailkapenak

Baliabide osagarriak

Xilinx Memoria - FPGAetarako konfigurazio-promak

Xilinx-ek XC18V00 seriea aurkezten du sistema barneko konfigurazio programagarrien PROM (1. irudia).3.3V familia honetako gailuek 4 megabit, 2 megabit, 1 megabit eta 512 kilobit PROM bat dituzte, Xilinx FPGA konfigurazio-bitstreamak birprogramatzeko eta gordetzeko metodo erraz eta errentagarria eskaintzen dutenak.

FPGA Master Serial moduan dagoenean, PROM gidatzen duen konfigurazio erloju bat sortzen du.CE eta OE gaitu ondoren sarbide denbora laburra, datuak eskuragarri daude FPGA DIN pinera konektatuta dagoen PROM DATA (D0) pinean.Datu berriak sarbide denbora laburrean eskuragarri daude erlojuaren goranzko ertz bakoitzaren ondoren.FPGAk erloju-pultsu kopuru egokia sortzen du konfigurazioa osatzeko.FPGA Slave Serial moduan dagoenean, PROM eta FPGA kanpoko erloju baten bidez erlojutzen dira.

FPGA Master Select MAP moduan dagoenean, FPGAk PROM gidatzen duen konfigurazio erloju bat sortzen du.FPGA Slave Parallel edo Slave Select MAP moduan dagoenean, kanpoko osziladore batek PROM eta FPGA gidatzen dituen konfigurazio-erlojua sortzen du.CE eta OE gaitu ondoren, datuak PROM-en DATA (D0-D7) pinetan eskuragarri daude.Datu berriak sarbide denbora laburrean eskuragarri daude erlojuaren goranzko ertz bakoitzaren ondoren.Datuak FPGAn sartzen dira CCLKren hurrengo goranzko ertzean.Askeko osziladore bat erabil daiteke Slave Parallel edo Slave Select MAP moduetan.

Hainbat gailu kaskatu egin daitezke CEO irteera erabiliz hurrengo gailuaren CE sarrera gidatzeko.Kate honetako PROM guztien erloju-sarrerak eta DATA-irteerak elkarri lotuta daude.Gailu guztiak bateragarriak dira eta familiako beste kide batzuekin edo XC17V00 serie programagarri bakarreko PROM familiarekin kaskatu daitezke.