(Berria eta jatorrizkoa) 3S200A-4FTG256C IC txipa XC3S200A-4FTG256C

Produktuaren ezaugarriak

 Field Programable Gate Array

 Aeremuan programatutako ate-matrizea(FPGA) bat dazirkuitu integratuaBezero batek edo diseinatzaile batek fabrikatu ondoren konfiguratzeko diseinatua - hortik terminoaeremuan programagarria.FPGA konfigurazioa, oro har, a erabiliz zehazten dahardware deskribapen hizkuntza(HDL), batentzat erabiltzen denaren antzekoaAplikazioari dagokion zirkuitu integratua(ASIC).Zirkuitu eskemaklehenago konfigurazioa zehazteko erabiltzen ziren, baina hau gero eta arraroagoa da ren etorrera dela etadiseinu elektronikoaren automatizazioatresnak.

FPGAek array bat duteprogramagarriak bloke logikoak, eta interkonexio birkonfiguragarrien hierarkia bat blokeak elkarrekin kableatu ahal izateko.Bloke logikoak konplexuak egiteko konfigura daitezkekonbinazio-funtzioak, edo sinple gisa jokatuate logikoakatseginETAetaXOR.FPGA gehienetan, bloke logikoak ere sartzen diramemoria elementuak, sinplea izan daitekeenatxankletakedo memoria bloke osatuagoak.^[1]FPGA asko birprogramatu daitezke desberdinak ezartzekofuntzio logikoak, malgutasuna ahalbidetuzinformatika birkonfiguragarriaurtean egindako moduanordenagailuko softwarea.

FPGAek zeregin nabarmena dutesistema txertatuagarapena sistemaren softwarearen garapena hardwarearekin aldi berean hasteko gaitasuna dutelako, sistemaren errendimendu-simulazioak garapenaren oso hasierako fasean gaitu eta sistemaren hainbat proba eta diseinu-iterazio baimendu sistemaren arkitektura amaitu aurretik.^[2]

Historia[editatu]

FPGA industria sortu zenirakurtzeko soilik memoria programagarria(PROM) etagailu logiko programagarriak(PLDak).PROMek eta PLDek fabrika batean edo lantokian loteka programatzeko aukera zuten (eremuan programagarriak).^[3]

Altera1983an sortu zen eta industriako lehen gailu logiko birprogramagarria entregatu zuen 1984an – EP300 – zeinak kuartzozko leiho bat zeukan paketean, erabiltzaileek trokelean lanpara ultramore bat distira egiteko aukera ematen zuena ezabatzeko.EPROMgailuaren konfigurazioa eusten zuten zelulak.^[4]

Xilinxkomertzialki bideragarria den eremu programagarria sortu zuenatea array1985ean^[3]- XC2064.^[5]XC2064-k ate programagarriak eta ateen arteko interkonexio programagarriak zituen, teknologia eta merkatu berri baten hasiera.^[6]XC2064-k 64 bloke logiko konfiguragarri (CLB) zituen, hiru sarrerako birekin.bilaketa-taulak(LUTak).^[7]

1987an,Naval Surface Warfare CenterSteve Casselmanek proposatutako esperimentu bat finantzatu zuen 600.000 ate birprogramagarri ezarriko zituen ordenagailu bat garatzeko.Casselmanek arrakasta izan zuen eta 1992an sistemari lotutako patente bat eman zen.^[3]

Altera eta Xilinx-ek erronkarik gabe jarraitu zuten eta azkar hazi ziren 1985etik 1990eko hamarkadaren erdialdera, lehiakideak sortu zirenean, merkatu-kuotaren zati garrantzitsu bat higatuz.1993rako, Actel (gaur egunMikrosemi) merkatuaren ehuneko 18 inguru zerbitzatzen zuen.^[6]

1990eko hamarkada FPGAen hazkunde bizkorra izan zen, bai zirkuituen sofistikazioan, bai ekoizpen bolumenean.1990eko hamarkadaren hasieran, FPGAak erabiltzen ziren batez eretelekomunikazioaketasareratzea.Hamarkada amaieran, FPGAk kontsumo-, automozio- eta industria-aplikazioetan aurkitu zuten.^[8]

2013rako, Altera (ehuneko 31), Actel (ehuneko 10) eta Xilinx (ehuneko 36) elkarrekin FPGA merkatuaren ehuneko 77 inguru ordezkatzen zuten.^[9]

Microsoft bezalako enpresak FPGAak erabiltzen hasi dira errendimendu handiko eta konputazio intentsiboko sistemak bizkortzeko (adibidez.datu-zentroakberen funtzionatzen dutenakBing bilatzailea), dela etawatt bakoitzeko errendimenduaabantaila FPGAek ematen dute.^[10]Microsoft-ek FPGA erabiltzen hasi zenbizkortuBing 2014an eta 2018an FPGAak beste datu-zentroko lan karga batzuetan zabaltzen hasi ziren berenAzure hodeiko informatikaplataforma.^[11]

Ondorengo denbora-lerroek FPGA diseinuaren alderdi ezberdinetan aurrerapena adierazten dute:

Ateak

• 1987: 9.000 ate, Xilinx^[6]
• 1992: 600.000, Naval Surface Warfare Saila^[3]
• 2000. hamarkada hasiera: milioika^[8]
• 2013: 50 milioi, Xilinx^[12]

Merkatuaren tamaina

• 1985: Lehenengo FPGA komertziala: Xilinx XC2064^[5][6]
• 1987: 14 milioi dolar^[6]
• c.1993: > 385 milioi dolar^{[6][huts egin du egiaztapenak]}
• 2005: 1.900 mila milioi dolar^[13]
• 2010eko kalkuluak: 2.750 mila milioi dolar^[13]
• 2013: 5.400 milioi dolar^[14]
• 2020rako estimazioa: 9.800 mila milioi dolar^[14]

Diseinua hasten da

Adiseinuaren hasieraFPGA batean inplementatzeko diseinu pertsonalizatu berria da.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Diseinua[editatu]

FPGA garaikideek baliabide handiak dituzteate logikoaketa RAM blokeak konputazio digital konplexuak ezartzeko.FPGA diseinuek I/O tasa oso azkarrak eta bi norabideko datuak erabiltzen dituzteautobusak, erronka bihurtzen da baliozko datuen denbora zuzena egiaztatzea konfigurazio denboran eta eusteko denboran.

OinplanoaFPGAen barruan baliabideak esleitzea ahalbidetzen du denbora-muga horiek betetzeko.FPGAak edozein funtzio logiko inplementatzeko erabil daitezkeASICegin dezake.Bidalketa ondoren funtzionalitateak eguneratzeko gaitasuna,birkonfigurazio partzialadiseinuaren zati batena^[17]eta ASIC diseinu baten aldean errepikatzen ez diren ingeniaritza-kostu baxuek (oro har unitateko kostu handiagoa izan arren), abantailak eskaintzen dituzte aplikazio askorentzat.^[1]

FPGA batzuek funtzio digitalez gain ezaugarri analogikoak dituzte.Ezaugarri analogiko ohikoena programagarria daslew tasairteerako pin bakoitzean, ingeniariari tasa baxuak ezartzeko aukera emanez, bestela izango liratekeen arin kargatutako pinetaneraztunedobikoteonartezina, eta karga handiko pinetan tasa altuagoak ezartzea, bestela mantsoegi ibiliko liratekeen abiadura handiko kanaletan.^[18][19]Kuartzoa ere ohikoa dakristal osziladoreak, txip gaineko erresistentzia-kapazitantzia osziladoreak, etafasean blokeatutako begiztaktxertatuarekintentsioz ​​kontrolatutako osziladoreakErlojua sortzeko eta kudeatzeko eta abiadura handiko serializatzaile-deserializatzailerako (SERDES) transmisioko erlojuak eta hartzailearen erlojua berreskuratzeko erabiltzen da.Nahiko arruntak diferentzialak dirakonparatzaileakkonektatzeko diseinatutako sarrerako pinetanseinaleztapen diferentzialakanalak.Gutxi batzuk "seinale mistoaFPGAek” periferiko integratu duteanalogiko-digital bihurgailuak(ADC) etadigital-analogiko bihurgailuak(DAC) seinale analogikoak baldintzatzeko blokeekin funtzionatzeko aukera ematen dietesistema-txip batean(SoC).^[20]Horrelako gailuek FPGA baten arteko lerroa lausotu egiten dute, zeinak digitalak eta zeroak daramatzan barneko interkonexio-ehun programagarrian, etaeremuan programagarria den matrize analogikoa(FPAA), bere barneko interkonexio-ehun programagarrian balio analogikoak daramatza.

Bloke logikoak[editatu]

Artikulu nagusia:Bloke logikoa

Zelula logiko baten adibide sinplifikatua (LUT –Bilaketa taula, FA -Gehitzaile osoa, DFF -D motako txankleta)

FPGA arkitektura ohikoena array batek osatzen dubloke logikoak(Bloke logiko konfiguragarriak, CLB, edo array bloke logikoak, LAB deitzen direnak, saltzailearen arabera),I/O padak, eta bideratze-kanalak.^[1]Oro har, bideratze-kanal guztiek zabalera bera dute (kable kopurua).I/O pad anitz sar daitezke errenkada baten altueran edo zutabe baten zabaleran matrizean.

“Aplikazio-zirkuitu bat baliabide egokiekin FPGA batean mapatu behar da.Behar diren CLB/LAB eta I/O kopurua diseinutik erraz zehazten den arren, behar diren bideratze-bide kopurua nabarmen alda daiteke logika berdina duten diseinuen artean ere.(Adibidez, azeharkako etengailuaa baino askoz bideratze gehiago eskatzen duarray sistolikoaate-zenbaketa berdinarekin.Erabiltzen ez diren bideratze-bideek piezaren kostua (eta errendimendua gutxitzen) areagotzen dutenez, inolako onurarik eman gabe, FPGA fabrikatzaileek nahikoa pistak eskaintzen saiatzen dira, diseinu gehienek egokitzeko.bilaketa-taulak(LUTak) eta I/Oak izan daitezkebideratu.Eratorritakoak bezalako estimazioek zehazten dute horiAlokairuaren arauaedo dauden diseinuekin egindako esperimentuekin».^[21]2018tik aurrera,sare-txipabideratze eta interkonexiorako arkitekturak garatzen ari dira.^{[aipamena behar da]}

Oro har, bloke logiko batek gelaxka logiko gutxi batzuek osatzen dute (ALM, LE, xerra eta abar izenekoak).Zelula tipiko bat 4 sarrerako LUT batek osatzen du, abatutzaile osoa(FA) eta aD motako txankleta.Hauek 3 sarrerako bi LUTtan bana daitezke.Inmodu normalahoriek 4 sarrerako LUT batean konbinatzen dira lehenengoaren bidezmultiplexera(mux).Inaritmetikamoduan, haien irteerak batugailura elikatzen dira.Modu aukeraketa bigarren mux-ean programatzen da.Irteera ala bi izan daitekesinkronikoaedoasinkronoa, hirugarren muxaren programazioaren arabera.Praktikan, batutzaile osoa edo zatiak dirafuntzio gisa gordetaLUTetan gordetzekoespazioa.^[22][23][24]

Bloke gogorrak[editatu]

FPGA familia modernoek goiko gaitasunak zabaltzen dituzte silizioan finkatutako maila altuko funtzionalitateak sartzeko.Funtzio komun hauek zirkuituan txertatuta edukitzeak behar den eremua murrizten du eta funtzio horiei abiadura handiagoa ematen die primitibo logikoetatik eraikitzearekin alderatuta.Horien adibide dirabiderkatzaileak, generikoaDSP blokeak,txertatutako prozesadoreak, abiadura handiko I/O logika eta txertatuaoroitzapenak.

Goi-mailako FPGAek abiadura handia izan dezaketegigabit anitzeko transzisoreaketaIP nukleo gogorrakesaterakoprozesadorearen nukleoak,Ethernet sarbide-kontroleko unitate ertainak,PCI/PCI Expresskontrolagailuak eta kanpoko memoria kontrolagailuak.Nukleo hauek ehun programagarriarekin batera daude, baina eraikita daudetransistoreakLUTen ordez, beraz, ASIC maila duteerrendimenduaetaenergia-kontsumoaoihal-baliabide kopuru handirik kontsumitu gabe, ehunaren gehiago libre utziz aplikazioaren logika espezifikorako.Gigabit anitzeko transzisoreek errendimendu handiko sarrera eta irteera analogikoko zirkuituak dituzte, abiadura handiko serializatzaile eta deserializadoreekin batera, LUTetatik eraiki ezin diren osagaiak.Goi-mailako geruza fisikoa (PHY) funtzionaltasuna, esaterakolerro-kodeketaserializatzaile eta deserializadoreekin batera inplementatu daiteke edo ez logika gogorrean, FPGAren arabera.