Zirkuitu integratuko IC txipak leku bakarrean erosi EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Produktuaren ezaugarriak
MOTA | DESKRIBAPENA |
Kategoria | Zirkuitu Integratuak (CI) Txertatuta CPLDak (Gailu Logiko Programagarri Konplexuak) |
Mfr | Intel |
Seriea | MAX® II |
Paketea | Erretilu |
Pakete estandarra | 90 |
Produktuaren egoera | Aktiboa |
Mota programagarria | Sistema programagarrian |
Atzerapen-denbora tpd(1) Max | 4,7 ns |
Tentsio-hornidura – Barnekoa | 2,5 V, 3,3 V |
Elementu/Bloke Logikoen kopurua | 240 |
Makrozelula kopurua | 192 |
I/O kopurua | 80 |
Funtzionamendu-tenperatura | 0 °C ~ 85 °C (TJ) |
Muntatze Mota | Gainazaleko muntaia |
Paketea / Kaxa | 100-TQFP |
Hornitzaileen gailuen paketea | 100-TQFP (14×14) |
Oinarrizko produktuaren zenbakia | EPM240 |
Kostua izan da 3D ontziratutako txipek izan duten arazo nagusietako bat, eta Foveros-ek Intelek bolumen handian ekoizten dituen lehen aldia izango da bere ontziratze-teknologia nagusiari esker.Intelek, ordea, dio 3D Foveros paketeetan ekoitzitako txipak oso lehiakorrak direla txip diseinu estandarrekin, eta kasu batzuetan merkeagoak ere izan daitezkeela.
Intelek Foveros txipa ahalik eta kostu baxuena izateko diseinatu du eta oraindik ere konpainiak adierazitako errendimendu-helburuak betetzeko - Meteor Lake paketeko txip merkeena da.Intel-ek oraindik ez du partekatu Foveros interkonexioaren / oinarrizko fitxaren abiadura, baina esan du osagaiak GHz gutxi batzuetara exekutatu daitezkeela konfigurazio pasibo batean (Intel bitartekari geruzaren bertsio aktibo bat dagoela adierazten duen adierazpena dagoeneko garatzen ari da). ).Beraz, Foveros-ek ez die diseinatzaileak eskatzen banda zabalera edo latentzia-murrizketei konpromezurik egin diezaion.
Diseinua errendimenduaren eta kostuaren arabera ere ondo eskalatzea espero du Intelek, hots, beste merkatu-segmentu batzuetarako diseinu espezializatuak eskain ditzakeela edo errendimendu handiko bertsioaren aldaerak.
Transistore bakoitzeko nodo aurreratuen kostua esponentzialki hazten ari da siliziozko txip-prozesuak beren mugetara hurbiltzen diren heinean.Eta nodo txikiagoetarako IP modulu berriak (esaterako, I/O interfazeak) diseinatzeak ez du inbertsioaren itzulera handirik ematen.Hori dela eta, lehendik dauden nodo "nahiko onetan" ez-kritikoak/txipletak berrerabiltzeak denbora, kostua eta garapen-baliabideak aurreztu ditzake, proba-prozesua sinplifikatu gabe.
Txip bakarrerako, Intelek txip-elementu desberdinak probatu behar ditu, hala nola memoria edo PCIe interfazeak, segidan, eta horrek denbora asko behar duen prozesua izan daiteke.Aitzitik, txip fabrikatzaileek txip txikiak ere proba ditzakete aldi berean, denbora aurrezteko.estalkiek ere abantaila bat dute TDP gama espezifikoetarako txipak diseinatzeko, diseinatzaileek txip txiki desberdinak pertsonaliza ditzakete diseinu beharretara egokitzeko.
Puntu horietako gehienak ezagunak dira, eta 2017an AMD chipset-en bidetik behera eraman zuten faktore berberak dira. AMD ez zen izan chipsetetan oinarritutako diseinuak erabiltzen lehena, baina diseinu-filosofia hau erabili zuen lehen fabrikatzaile nagusia izan zen. txip modernoak masiboki ekoitzi, badirudi Intel pixka bat berandu iritsi dela.Hala ere, Intel-ek proposatutako 3D ontziratzeko teknologia AMDren geruzetan oinarritutako bitartekari organikoaren diseinua baino askoz konplexuagoa da, eta horrek abantailak eta desabantailak ditu.
Desberdintasuna azkenean amaitutako txipetan islatuko da, Intelek esan duenez, 3D pilatutako txip berria Meteor Lake 2023an eskuragarri egongo da, Arrow Lake eta Lunar Lake 2024an etorriko direla.
Intelek ere esan zuen Ponte Vecchio superordenagailu txipa, 100.000 milioi transistore baino gehiago izango dituena, Aurora, munduko superordenagailurik azkarrenaren muinean egotea espero dela.