(Osagai elektronikoak) 5V927PGGI8

deskribapen laburra:

Bidali mezu elektronikoa Deskargatu data fitxa

Produktuaren xehetasuna

Produktuen etiketak

Produktuaren ezaugarriak

MOTA	DESKRIBAPENA
Kategoria	Zirkuitu Integratuak (CI) Erlojua/Denborazioa Erloju-sorgailuak, PLLak, maiztasun-sintetizadoreak
Mfr	Renesas Electronics America Inc
Seriea	-
Paketea	Zinta eta bobina (TR)
Produktuaren egoera	Zaharkitua
Mota	Erloju Sortzailea
PLL	Bai Bypass-ekin
Sarrera	LVTTL, Kristal
Irteera	LVTTL
Zirkuitu kopurua	1
Ratioa – Sarrera:Irteera	2:4
Diferentziala – Sarrera:Irteera	Ez ez
Maiztasuna - Max	160MHz
Zatitzailea/biderkatzailea	Bai Ez
Tentsioa – Hornidura	3V ~ 3,6V
Funtzionamendu-tenperatura	-40°C ~ 85°C
Muntatze Mota	Gainazaleko muntaia
Paketea / Kaxa	16-TSSOP (0,173″, 4,40 mm-ko zabalera)
Hornitzaileen gailuen paketea	16-TSSOP
Oinarrizko produktuaren zenbakia	IDT5V927

Dokumentuak eta komunikabideak

BALIABIDE MOTA	LOTURA
Fitxa teknikoak	IDT5V927
PCN Zaharkitzea/ EOL	2013/Ab/23ko berrikuspena Hainbat gailu 2013/10/28
HTML fitxa teknikoa	IDT5V927

Ingurumenaren eta esportazioen sailkapenak

ATRIBUTU	DESKRIBAPENA
Hezetasun-sentsibilitate maila (MSL)	1 (mugagabea)
REACH egoera	REACH eraginik gabe
ECCN	EAR99
HTSUS	8542.39.0001

Baliabide osagarriak

ATRIBUTU	DESKRIBAPENA
Beste Izen batzuk	5V927PGGI8
Pakete estandarra	4.000

Produktuaren xehetasunak
24 BITEKO SEINALE DIGITALAREN PROZESADOREA

Seinale digitaleko prozesadore programagarrien (DSP) DSP56300 familiako kide den Motorola DSP56307-k haririk gabeko azpiegitura aplikazioak onartzen ditu iragazketa-eragiketa orokorrekin.Chip-en iragazki-koprozesadore hobetuak (EFCOP) iragazki-algoritmoak prozesatzen ditu oinarrizko funtzionamenduarekin paraleloan, eta, horrela, DSP-ren errendimendu eta eraginkortasun orokorra handitzen du.Familiako gainerako kideek bezala, DSP56307-k errendimendu handiko eta erloju-ziklo bakarreko jarraibide bakoitzeko motorra (kode bateragarria da Motorola-ren DSP56000 core familia ezagunarekin), barril-aldagailu bat, 24 biteko helbideratzea, instrukzio-cachea eta memoriarako sarbide zuzeneko kontrolagailu bat, 1. Irudian bezala. DSP56307-k 100 milioi instrukzio (MIPS) segundoko errendimendua eskaintzen du 100 MHz-ko barneko erloju bat erabiliz, 2,5 volt-eko nukleoarekin eta 3,3 volt-eko sarrera/irteerako potentzia independentea erabiliz.

Ikuspegi orokorra
Bigarren belaunaldiko ASMBL (Advanced Silicon Modular Block) zutabeetan oinarritutako arkitektura erabiliz, XC5VLX330T-3FFG1738I-k bost plataforma (azpifamilia) bereizten ditu, edozein FPGA familiak eskaintzen duen aukerarik handiena.Plataforma bakoitzak funtzio-erlazio desberdina dauka diseinu logiko aurreratu askoren beharrei erantzuteko.Errendimendu handiko ehun logiko aurreratuenaz gain, XC5VLX330T-3FFG1738I FPGA-ek IP gogorreko sistema-mailako bloke asko dituzte, 36 Kbit-eko RAM/FIFO bloke indartsuak barne, bigarren belaunaldiko 25 x 18 DSP xerra, Select IO teknologia eraikiarekin. digitalki kontrolatutako inpedantzian, Chip Sync iturburu-interfaze sinkronoen blokeetan, sistema monitorearen funtzionaltasuna,

EZAUGARRIAK
Errendimendu handiko DSP56300 Nukleoa
● 100 milioi jarraibide segundoko (MIPS) 100 MHz-ko erlojuarekin 2,5 V-ko nukleoan eta 3,3 VI/O-n
● Objektu-kodea DSP56000 nukleoarekin bateragarria
● Paralelotasun handiko instrukzio multzoa
● Datuen unitate logiko aritmetikoa (ALU)
- Guztiz kanalizatutako 24 x 24 biteko biderkatzaile-metagailu paraleloa
- 56 biteko upel paralelo-aldaketa (aldaketa azkarra eta normalizazioa; bit-korrontea sortzea eta analizatzea)
- Baldintzapeko ALU argibideak
- 24 biteko edo 16 biteko euskarria aritmetikoa softwarearen kontrolpean
● Programaren kontrol unitatea (PCU)
- Kode independentea (PIC) euskarria
- DSP aplikazioetarako optimizatutako helbideratze moduak (berehalako desplazamenduak barne)
- Txipako argibideen cache kontrolatzailea
- Txiparen memoria-hedagarria den hardware pila
- Habiaraturiko hardware DO begiztak
- Auto-itzulera azkarrak etenaldiak
● Zuzeneko memoriarako sarbidea (DMA)
- Barneko eta kanpoko sarbideak onartzen dituzten sei DMA kanal
- Bateko, biko eta hiru dimentsioko transferentziak (buffering zirkularra barne)
- Blokearen amaierako transferentzia etenaldiak
- Eten-lerroetatik eta periferiko guztietatik abiarazteak
● Fase-blokeatutako begizta (PLL)
- Potentzia zatitze faktorea (DF) aldatzeko aukera ematen du blokeoa galdu gabe
- Irteerako erlojua okerra ezabatzearekin
● Hardware-arazketa-laguntza
- On-Chip Emulation (On CE) modulua
- Proba-ekintza-talde bateratua (JTAG) probarako sarbide-ataka (TAP)
- Helbideen arrastoaren moduak barneko Programaren RAM sarbideak islatzen ditu kanpoko atakan